Die Informatik des Fachbereiches 3 der Universität Bremen Hier geht es zur Homepage der Verwaltung des Fachbereiches 3 der Universität Bremen Hier geht es zur Homepage der Informatik des Fachbereiches 3 der Universität Bremen Hier geht es zur Homepage der Mathematik des Fachbereiches 3 der Universität Bremen Hier geht es zur Homepage des Fachbereiches 3 der Universität Bremen Hier geht es zur Homepage der Universität Bremen
Zeige Wirtschaftsinformatik-Format Pdf_icon Informatik-Format Pdf_icon Digitale Medien-Format Pdf_icon Systems Engineering-Format Pdf_icon

Informatik-Ansicht

Entwurf eingebetteter Systeme mit Digitallogik


Design of Embedded Systems with Digitallogic
Modulnummer
ME-712.05
Master
Pflicht/Wahl
Wahl Basis Ergänzung
Sonderfall
Zugeordnet zu Masterprofil
Basis Ergänzung
Sicherheit und Qualität
KI, Kognition, Robotik
Digitale Medien und Interaktion
Modulbereich : Praktische und Technische Informatik
Modulteilbereich : 712 Robotik
Anzahl der SWS
V UE K S Prak. Proj.
2 2 0 0 0 0 4
Kreditpunkte : 6 Turnus

i. d. R. angeboten alle 2 Semester

Formale Voraussetzungen : -
Inhaltliche Voraussetzungen : -
Vorgesehenes Semester : ab 1. Semester
Sprache : Deutsch
Ziele :

• Verständnis der anwendungsspezifischen Digitallogik für den Hardware-Entwurf als Erweiterung und Ergänzung zum Software-Entwurfs

• Grundlegende Kentnisse der Funktionsweise von Digitallogiksystemen

• Entwurf und Abbildung von Schaltnetzen auf boolesche Algebra

• Kenntnisse über Optimierung von Digitallogiksystemen

• Einführung der Register-Transfer-Logik Architektur als wesentliche Architektur und Entwurfsmethode für die Datenverarbeitung

• Abbildung von klassischen Programmen auf RTL mit Daten- und Kontrollpfadpartitionierung

• Kenntnisse über programmierbare Digitallogikschaltungen (CPLD/FPGA/ASIC)

• Fähigkeit zum Modellieren von Digitallogiksystemen und Abbildung von Algorithmen auf RT-Ebene sowie mit der Hardware-Beschreibungssprache VHDL

• Aufzeigen der Möglichkeiten der Parallelisierung von Algorithmen durch Digitallogiksysteme

• Der Übungsanteil soll die praktische Umsetzung des in der Vorlesung erworbenen Wissens vermitteln und deren Anwendung an Beispeieln üben (z.B. Algorithmen auf RTL abbilden mit Verwendung des ReTrO Simulators)

Inhalte :

• Digitallogik, Boolesche Algebra, Boolesche Funktionen • Konjunktive- und Disjunktive Normalformen, Ableitungen aus Schaltbedingungen

• Technologische Umsetzung mit Transistoren

• Darstellung von booleschen Funktionen und Schaltnetzen mittels grafischer Methoden und Optimierung (KV-Diagramme)

• Systematische Darstellung und Optimierung von booleschen Funktionen mittels Binary Descision Diagrams (BDD)

• Programmierbare Digitallogik für Rapid Prototyping: Systematik und Aufbau Abbildung von Und-Oder-Matrizen auf verschiedene Technologien: RAM/PAL/GAL/CPLD/FPGA/ASIC

• Verwendung von hoch-integrierten Field-Programmable-Gate-Arrays (FPGA)

• Standardzellen-ASIC: Architektur unf Entwurfsmethoden

• Hardware-Entwurfsmethodik und Syntheseverfahren im Überblick, Ebenen des Logikentwurfs

• Kombinatorische Logiksysteme

• Sequenzielle Logiksysteme

• Systementwurf mit Register-Transfer-Logik (RTL) Architekturen

• Abbildung von Algorithmen auf Daten- und Kontrollpfade und Umsetzung mittels RTL (+ Scheduling & Allokation des Datenpfades)

• Laufzeitprobleme in elektronischen Systemen oder warum die Formale Verifikation nur graue Theorie sein kann

• Zustandsautomaten (Moore- und Meleay) und ihre Anwendung

• Beschreibung und Modellierung von Digitallogiksystemen mittels einer Hardware-Beschreibungssprache (VHDL)

Unterlagen (Skripte, Literatur, Programme usw.) :
  1. Stefan Bosse Anwendungsspezifische (programmierbare) Digitallogik und VHDL-Synthese Skript, 3. Auflage (2012)

  2. Michael D. Ciletti Advanced Digital Design with the Verilog VHDL Prentice Hall, (2003)

  3. J. Reichardt, B. Schwarz VHDL-Synthese Oldenbourg Verlag (2003)

Form der Prüfung : Erfolgreiche Bearbeitung von Übungsaufgaben und mündliche Prüfung
Arbeitsaufwand
Präsenz 56
Übungsbetrieb/Prüfungsvorbereitung 124
Summe 180 h
Lehrende: PD Dr. St. Bosse Verantwortlich PD Dr. St. Bosse
Zurück

Zeige Wirtschaftsinformatik-Format Pdf_icon Informatik-Format Pdf_icon Digitale Medien-Format Pdf_icon Systems Engineering-Format Pdf_icon