• Verständnis der anwendungsspezifischen Digitallogik für den Hardware-Entwurf als Erweiterung und Ergänzung zum Software-Entwurfs

• Grundlegende Kentnisse der Funktionsweise von Digitallogiksystemen

• Entwurf und Abbildung von Schaltnetzen auf boolesche Algebra

• Kenntnisse über Optimierung von Digitallogiksystemen

• Einführung der Register-Transfer-Logik Architektur als wesentliche Architektur und Entwurfsmethode für die Datenverarbeitung

• Abbildung von klassischen Programmen auf RTL mit Daten- und Kontrollpfadpartitionierung

• Kenntnisse über programmierbare Digitallogikschaltungen (CPLD/FPGA/ASIC)

• Fähigkeit zum Modellieren von Digitallogiksystemen und Abbildung von Algorithmen auf RT-Ebene sowie mit der Hardware-Beschreibungssprache VHDL

• Aufzeigen der Möglichkeiten der Parallelisierung von Algorithmen durch Digitallogiksysteme

• Der Übungsanteil soll die praktische Umsetzung des in der Vorlesung erworbenen Wissens vermitteln und deren Anwendung an Beispeieln üben (z.B. Algorithmen auf RTL abbilden mit Verwendung des ReTrO Simulators)

• Digitallogik, Boolesche Algebra, Boolesche Funktionen • Konjunktive- und Disjunktive Normalformen, Ableitungen aus Schaltbedingungen

• Technologische Umsetzung mit Transistoren

• Darstellung von booleschen Funktionen und Schaltnetzen mittels grafischer Methoden und Optimierung (KV-Diagramme)

• Systematische Darstellung und Optimierung von booleschen Funktionen mittels Binary Descision Diagrams (BDD)

• Programmierbare Digitallogik für Rapid Prototyping: Systematik und Aufbau Abbildung von Und-Oder-Matrizen auf verschiedene Technologien: RAM/PAL/GAL/CPLD/FPGA/ASIC

• Verwendung von hoch-integrierten Field-Programmable-Gate-Arrays (FPGA)

• Standardzellen-ASIC: Architektur unf Entwurfsmethoden

• Hardware-Entwurfsmethodik und Syntheseverfahren im Überblick, Ebenen des Logikentwurfs

• Kombinatorische Logiksysteme

• Sequenzielle Logiksysteme

• Systementwurf mit Register-Transfer-Logik (RTL) Architekturen

• Abbildung von Algorithmen auf Daten- und Kontrollpfade und Umsetzung mittels RTL (+ Scheduling & Allokation des Datenpfades)

• Laufzeitprobleme in elektronischen Systemen oder warum die Formale Verifikation nur graue Theorie sein kann

• Zustandsautomaten (Moore- und Meleay) und ihre Anwendung

• Beschreibung und Modellierung von Digitallogiksystemen mittels einer Hardware-Beschreibungssprache (VHDL)

Erfolgreiche Bearbeitung von Übungsaufgaben und mündliche Prüfung

1. Stefan Bosse Anwendungsspezifische (programmierbare) Digitallogik und VHDL-Synthese Skript, 3. Auflage (2012)

2. Michael D. Ciletti Advanced Digital Design with the Verilog VHDL Prentice Hall, (2003)

3. J. Reichardt, B. Schwarz VHDL-Synthese Oldenbourg Verlag (2003)